FPGA의 디자인 아트(12)parameter를 사용하여 재사용 가능한 논리적 디자인 구축

verilog에서 매개 변수는 상수의 국부 형식으로 우리가 모듈을 실례화할 때 그 값을 분배할 수 있다. 매개 변수의 범위가 제한되어 있기 때문에 우리는 같은verilog 모듈을 여러 번 호출하고 이 매개 변수에 서로 다른 값을 분배할 수 있다.이것은 우리가 모듈의 행동을 동적으로 설정할 수 있게 한다. 이 인터페이스의 일부로서, 우리는 매개 변수와 모듈의 입력과 출력을 설명할 수 있다. 우...

#FPGA디자인 소감